MANUFACTURE OF SEMICONDUCTOR DEVICE TAKAHASHI KUNIHIRO IN (CO 000232) PA SEIKO INSTR INC, JP JP04025176. A 19920128 Heisel JP1990-129767 (JP02129767 Heisel) 19900518 PI ΑI PATENT ABSTRACTS OF JAPAN, Unexamined Applications, Section: E. Sect. SO No. 1198, Vol. 16, No. 188, P. 125 (19920507) ICM (5) HOLLO29-784 ICS (5) HOLLO21-265: (5) HOLLO21-28; (5) HOLLO29-62 10 42.2 ELECTRON - Solid state component CC R097 ELECTRONIC MATERIAL - MOS (Insulated gate type element) R100 ELECTRONIC MATERIAL - Ion implantation FURPOSE: To restrain polycrystalline silicon grains from growing in a thermal process by a method wherein impurities such as nitrogen, fluorine. argen, silicon, germanium, or the like are introduced into polycrystalline silicon through an ion implantation method before P-type impurity ions are CONSTITUTION: When a polycrystalline silicon 13 formed of P-type impurities is used as the gate electrode of a P-type MIS transistor. one or more elements selected from impurities such as nitrogen, fluorine, argon, silicon, germanium, and the like are introduced into the polycrystalline silicon 13 through an ion implantation method before P-type impurities such as boron or the like are introduced into the silicon 13. That is, by introducing the impurities concerned into the polycrystalline silicon 13, the polycrystalline silicon 13 grains are restrained from growing in a thermal process which is carried out for the formation of the P-type MIS transistor. By this setup, P-type impurities are prevented from diffusing along grains in polycrystalline silicon, 80 that a gate electrode stable in transistor characteristics can be

obtained.

16

⑩日本国特許庁(JP)

①特許出 類公開

母公開特許公報(A) 平4-25176

Mint. Cl. ³

識別配号

庁内整理部号

❷公開 平成4年(1992)1月28日

HOIL 29/78 21/28

21/265 21/26 21/28 29/62

301 A.

7738—4M 7738—4M

H 01 L 29/78

301 G

審査請求 未請求 請求項の数 1 (全4頁)

40発明の名称

半導体装置の製造方法

创特 唯 平2-129767

函出 顧 平2(1990)5月18日

网络明者 高檔

東京都江東区電戸6丁目31番1号 セイコー電子工業株式

会社内

の出 繭 人 セイコー

セイコー電子工業株式

東京都江東区電戸6丁目31番1号

会社

砂代 理 入 弁理士 林 敬之助

匆 🙀 🛎

1. 数据四名等

平海体監督の製造方法

2. 特許請求の範囲

3. 発物の評解な景質

(発表上の利用分野)

本義明は中の体質層の製造方法に関するものである。

(発明の概整)

P型MISトランジスクのゲート電磁としてP型不減勢から取る多項最シリコンを使う場合、ポロン等のP型不純物を多結品シリコンに選入する例に、チッ果、ファ素、アルゴン、シリコン、ゲルマニウム等の何れかしつ又は複数の不減害をイオン狂人あるいは化学的収穫数により多結晶シリコン中へ等入しておく。

多花品ンリコン中へこれらの不能物を好入する。 と、多類品ンリコン中へP型不能物を導入した後、 はTSトランクスタ形成までに選る数工程による。 多結晶シリコンのグレインの成長が抑制される。 この研展、多結晶シリコン中のグレインの成長が抑制される。 型不減物の鉱泉が抑制され、P型不移物がMIS トランジスタの地場膜を過速し、シリコンを で避することが抑制される。その信果、大大型 とで避することが抑制される。その信果、大大型 とで避りることが不動を導入した多見品シリコンを ゲート電話として何つP型はISトランジスタを 作ることができる。 【住来の以始】

で型不能物を力入した多誌配シリコンをMIS
ドランジスクのゲート電像として使う場合、観楽、多緒語シリコン中へと思不成功(以も一般的には ボロン)をイオンは入又は化学的堆積体で組入していた。万人変、MISIンジングケが形成されるまでに通数制の無下指を得る。それもの独工程によりる記録ンリニンのグレインは成接し、大きいものは1、クコン提及にまで収長する。

前を附は記事のと型を観動から成る多数構とりコンをデート直接とするMISトランシスタの最近的な加工機を経た後の助脳構造を示す。21はPP・放化版、73はサート電極となるが抽点をリコン版、24はお前請シリコンのグレイン、25の人の級はグレーンの境界を示す。グレインが非常に大きく、後根しているのが分かる。多数最少リコン中へ導入された不振物は、熱工器により監督する場合、多くはグレインの境界25になって圧散していく。クレインが入さくなればなる位、クシィンの境界は近い距離で

- 3

MISTOJO A Y D が一下電極となる影輪局 シリコンに下型や確認をイポン性入めるいは化学 内球母なによりが結局シリコンに派人する所に、 ナッポ、フッポ、アルコン、シリコン、ゲルマニッム等の不認動の何れかりつ又は損数の不適動を イオン在入又は化学的準備はにより多物品ンター シ中へ万入する。

1.46-19.1

MISトランジスタが形成されるよで極る多くの無く物によっても、それらの不動物をお結晶シリコン中への人することにより、多級品ンリコン中のグレインの収長を報調することができる。 せかれな、多場品シリコン中でのと型では動がロンの低低を即調し、近にケート海球膜中を適配して
メーラトランジスタのチャネル領域へのギロンの
は人を集ぐことができる。

(実施資)

第1個○へのに、本条別の半導体装置の製造方 水の実験例を示す。第1回によいて口はぞ標体 でリコン基本 12はゲート総制鉄となる無触化数。 お結点シリコンの上面から下面に関連し、不能物のお結晶シリコンのでの放散が容易となる。。

又、以18トランプスクの代表内な構造である 金属、級化数、生薬体(MOS)トゥンジスタの 場合、ボロンは触化数中でも出版し、ゲート電極 となるを結晶シリコン中にあるア型不動物のボロンは酸化酸を最適し、第2回におけるシリコンス 面26にまで被暴に到途する。その結果、スレット のルド電圧が転割し続い、あるいは不安定なトランジスタ特性を行つM18トップブスタになるという欠点を持っていた。

(発明が解放しようとする概題)

前記した世来の失成を改さするため、P型不被 物のにロンが多路品ンリコンルで容易に関鍵しないように、本意関はMISFランジスタか形成されるまでに都る多くの禁工程によっても多い高シリコンのグレインの成長を印制することを目的としたものである。以下、図明を影響し、本意製の 評額を説明する。

(非額を解がするための手段)

4 -

13はゲート電極となる多制品シリコン製を扱わす。 まずる結晶シリコン酸13中へ型率14のイオンバ入 を行う。イオン抗人直接の空衆の分布が、ゲート 酸化酸12やシリコン基板目には懲しないようにす る。次に第1関向に乗るように、多額品シリコン ゲート電極をP型化するため、ボロン15をイオン け入する。更に、第1 図向に乗すようにフォトリ ソグラフィ工機により多結晶シリコンの一部をエッチングし、ゲート機械16が形成する。

なお、多路路シリコン中へポロンをイオンバ人 する前に、イオン記入又は化学的維視法で多結点 シリコン中へ導入する不規制は、個配した医療以 外にフッ器、アルゴン、シリコン、ゲルマニウム 等の何れか又はそれらの複数の組み合わせでも良い

ボロンのイギノは人利・多額品シリコン中に在業、ファ策、アルゴン等の不軽額を導入すると、 それらの不延衡を導入しない場合におけるグレイン24(第2回)に比べ、トランジスタ形成までに 終わる幼工供による光結品シリコンのグレイン17

(記) 図) の放及は抑えられる。ダンイン17が小 さいと、不恥物の多指品シリコンの拡散は抑えら れる。このため、質素やフェ素をポロンのイオン **行入前に多籍品シリコン中へ導入しておくと、終** 丁程による名品はシリコン中のガロンの拡配が指 えられ、ひいではゲート総縁勝収を遊送し、尸甕 M 1 S トランジスタのチャネル領域 (第1 圏(C)18) へのボロンの拡化が排制される。

(売別の効果)

(a)

展上、洋線に展覧したように、本発明の主導件 塩町の塩直波肌においては、熱工機による多輪面 ンリコンのグレイン広点を測え、ポロンの重結品 シリコン中の鉄路を構え、その粘深、ボロンのゲ - F抱縫駅町での駄散も御丸、HISトランジス メのナキネル別場への低入を防ぐ効果を行する。 このため、スレッショルと選定の収益が少ない。 しかも安定なトランジスタ特徴を持つ、2型不坂 物から取るお話なンリコンぞゲート電路として谷 ウリ脳MISトランダスタを得ることができる名 大な頻果を行っている。

1 .

4. 図頭の額取り収引

55:20回へ四は本免明の半年作業置の製造方法 を示す工程順断高図、第2回は純米の半界体験器 の名を望てある。

· 牛奶你的板

12・・ ジート略級膜

13・・・多動品シリコン

・・チャ製イオン拡入


15 ・ ポロンイオン辞人

17 - 9 242

以 上

2

ハナーな チッポインダス て 市 ボロンが 並入 人13 多格配列5 ~12 ゲート 株 棒 膜 していにい味板 パグレジ、16タ結晶シセンデト電格 半薄体装置の製造方法を示了工程預断面区 鲃 **a** (°)



従来の半導体設置の折面図 第 2 図